



JadeSiC-NK 非破坏性SiC衬底表面与内部缺陷检测系统

KOH检测之有效替代解决方案


- 首创非破坏性缺陷扫描检测技术
- 直接呈现衬底内致命性晶体缺陷分布
- 有效掌控衬底质量
- 较KOH大幅降低直接及间接成本




不再需要KOH工艺

特色 Features

- 先进非线性光学(NLO)检测技术能够检测SiC衬底表面及内部的晶体缺陷
- 非破坏性检测技术有效替代昂贵的KOH蚀刻检测方式
- 提供衬底全片扫描晶体缺陷密度和分布报告，取代现有KOH蚀刻后抽样取点的推估方法
- 专注于检测SiC衬底中最关键的致命性晶体缺陷 (BPD、TSD、MicroPipe、Stacking Fault)
- 适用 2", 4", 6", 8" SiC衬底
- 具备微区3D扫描功能 (选配)




非破坏性检测KOH前后BPD/TSD分布对比




光谱分析验证KOH前BPD型态
(Ref. Jiajun Li et al (2022))

优势 Advantages

- 有效的检测及分析工具利于工艺改善，大幅降低衬底生产过程中直接或间接成本并提升产量
- 无需耗费任何昂贵的SiC衬底，无需使用任何有毒或腐蚀性以及有害环境材料和工艺
- JadeSiC-NK不采用传统光学图像抽样推估的方法，而是进行全片扫描提供晶体缺陷及其分布状况
- 部署在衬底生产流程中，可做为有效的检测及分析工具，有利于持续之工艺改善



(a)他牌工具量测MP与JadeSiC-NK对比
(b)光谱分布验证JadeSiC-NK量测的MicroPipe



(a)JadeSiC-NK检测出的Stacking Fault缺陷
(b)-(c)SF的缺陷图像

价值 Benefits

- 稳定且有效找出晶体关键缺陷
- 大幅降低衬底材料成本与节省KOH成本及时间成本
- 持续有效的工艺改善利器
 - 低成本的实验设计(DOE)
 - 可对一个晶锭进行100%的晶圆检查，用于详细的整个晶锭分析
 - 更有效做晶锭批次追踪分析



参数 Specifications

Model Number	SP3055A	
Model Name	JadeSiC-NK, non-destructive inspection system for SiC killer defects (BPD, TSD, MP, SF), the best substitution for KOH etching method.	
SiC Substrate / EPI Wafer Size	2" 4" 6" 8"	
Wafer Thickness	300 μm - 550 μm	
Chuck	XY Stage Repeatability : 0.1 μm	
Inspection Items	Whole Wafer Defect Scan (MicroPipe, BPD, TED, TSD, Stacking Fault, etc.)	
Whole Wafer Defect Scan	Estimated Inspection Time	1 hr @4" wafer 2 hrs @6" wafer 4 hrs @8" wafer
	Lateral Resolution	1 μm
	Analysis	MicroPipe Density (MPD) BPD/TED/TSD Density Stacking Fault Area Percentage Wafer Yield Tri-angle and Carrot**
MicroArea 3D Scan (optional)	Field of View	400 μm x 400 μm
	Scanning Zoom	Yes (1x - 10x)
	Scan Resolution	Up to 1024 x 1024
	Lateral Resolution	0.4 μm
	Axial Resolution	0.25 μm
	Min. Increment of Z stage	0.02 μm
Wide Field Module Camera	Color Camera (FOV 400 μm x 400 μm)	

* : can be extended to SiC epi ** : Epi defect

Contact us

上海市浦东新区祖冲之路1077号2幢3201室
+86 (21) 6108 1858 #3121
marketing@spirox.com

